電子產業一站式服務平臺
技術中心
首頁>技術中心>詳情
高速PCB設計指南之五：DSP系統的降噪技術
2015/03/12
Levi
0
8742
隨著高速DSP（數字信號處理器）和外設的出現，新產品設計人員面臨著電磁干擾（EMI）日益嚴重的威脅。早期，把發射和干擾問題稱之為EMI或RFI（射頻干擾）。現在用更確定的詞“干擾兼容性”替代。電磁兼容性（EMC）包含系統的發射和敏感度兩方面的問題。假若干擾不能完全消除，但也要使干擾減少到最小。如果一個DSP系統符合下面三個條件，則該系統是電磁兼容的。
1． 對系統本身不產生干擾。
2． 對其它系統不產生干擾。
3． 對其它系統的發射不敏感。
干擾定義
當干擾的能量使接收器處在不希望的狀態時引起干擾。干擾的產生不是直接的（通過導體、公共阻抗耦合等）就是間接的（通過串擾或輻射耦合）。電磁干擾的產生是通過導體和通過輻射。很多電磁發射源，如光照、繼電器、DC電機和日光燈都可引起干擾。AC電源線、互連電纜、金屬電纜和子系統的內部電路也都可能產生輻射或接收到不希望的信號。在高速數字電路中，時鐘電路通常是寬帶噪聲的最大產生源。在快速DSP中，這些電路可產生高達300MHz的諧波失真，在系統中應該把它們去掉。在數字電路中，最容易受影響的是復位線、中斷線和控制線。
傳導性EMI
一種最明顯而往往被忽略的能引起電路中噪聲的路徑是經過導體。一條穿過噪聲環境的導線可檢拾噪聲并把噪聲送到另外電路引起干擾。設計人員必須避免導線撿拾噪聲和在噪聲產生引起干擾前，用去耦辦法除去噪聲。最普通的例子是噪聲通過電源線進入電路。若電源本身或連接到電源的其它電路是干擾源，則在電源線進入電路之前必須對其去耦。
輻射耦合
經輻射的耦合通稱串擾，串擾發生在電流流經導體時產生電磁場，而電磁場在鄰近的導體中感應瞬態電流。
共阻抗耦合
當來自兩個不同電路的電流流經一個公共阻抗時就會產生共阻抗耦合。阻抗上的壓降由兩個電路決定。來自兩個電路的地電流流經共地阻抗。電路1的地電位被地電流2調制。噪聲信號或DC補償經共地阻抗從電路2耦合到電路1。
輻射發射
輻射發射有兩種基本類型：差分模式（DM）和共模（CM）。共模輻射或單極天線輻射是由無意的壓降引起的，它使電路中所有地連接抬高到系統地電位之上。就電場大小而言，CM輻射是比DM輻射更為嚴重的問題。為使CM輻射最小，必須用切合實際的設計使共模電流降到零。
影響EMC的因數
電壓——電源電壓越高，意味著電壓振幅越大而發射就更多，而低電源電壓影響敏感度。
頻率——高頻產生更多的發射，周期性信號產生更多的發射。在高頻數字系統中，當器件開關時產生電流尖峰信號；在模擬系統中，當負載電流變化時產生電流尖峰信號。
接地——對于電路設計沒有比可靠和完美的電源系統更重要的事情。在所有EMC問題中，主要問題是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在頻率低于1MHz時可采用單點接地方法，但不適于高頻。在高頻應用中，最好采用多點接地。混合接地是低頻用單點接地而高頻用多點接地的方法。地線布局是關鍵的。高頻數字電路和低電平模擬電路的地回路絕對不能混合。
電源去耦——當器件開關時，在電源線上會產生瞬態電流，必須衰減和濾掉這些瞬態電流來自高di/dt源的瞬態電流導致地和線跡“發射”電壓。高di/dt產生大范圍高頻電流，激勵部件和纜線輻射。流經導線的電流變化和電感會導致壓降，減小電感或電流隨時間的變化可使該壓降最小。
PCB設計——適當的印刷電路板（PCB）布線對防止EMI是至關重要的。
降低噪聲的技術
防止干擾有三種方法：
1． 抑制源發射。
2． 使耦合通路盡可能地無效。
3． 使接收器對發射的敏感度盡量小。
下面介紹板級降噪技術。板級降噪技術包括板結構、線路安排和濾波。
板結構降噪技術包括：
* 采用地和電源平板
* 平板面積要大，以便為電源去耦提供低阻抗
* 使表面導體最少
* 分開數字、模擬、接收器、發送器地/電源線
* 采用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合
* 根據頻率和類型分隔PCB上的電路
* 不要切痕PCB，切痕附近的線跡可能導致不希望的環路
* 采用多層板密封電源和地板層之間的線跡
* 避免大的開環板層結構
* 采用多點接地使高頻地阻抗低
* 保持地引腳短于波長的1/20,以防止輻射和保證低阻抗線路安排降噪技術包括用45。而不是90。線跡轉向，90。轉向會增加電容并導致傳輸線特性阻抗變化
* 保持相鄰激勵線跡之間的間距大于線跡的寬度以使串擾最小
* 時鐘信號環路面積應盡量小
* 高速線路和時鐘信號線要短和直接連接
* 敏感的線跡不要與傳輸高電流快速開關轉換信號的線跡并行
* 不要有浮空數字輸入，以防止不必要的開關轉換和噪聲產生
* 避免在晶振和其它固有噪聲電路下面有供電線跡
* 相應的電源、地、信號和回路線跡要平行以消除噪聲
* 保持時鐘線、總線和片使能與輸入/輸出線和連接器分隔
* 路線時鐘信號正交I/O信號
* 為使串擾最小，線跡用直角交叉和散置地線
* PCB聯接器接機殼地，這為防止電路邊界處的輻射提供屏蔽
* 保護關鍵線跡（用4密耳到8密耳線跡以使電感最小，路線緊靠地板層，板層之間夾層結構，保護夾層的每一邊都有地）
濾波技術包括：
* 對電源線和所有進入PCB的信號進行濾波
* 在IC的每一個點原引腳用高頻低電感陶瓷電容（14MHz用0.1UF，超過15MHz用0.01UF）進行去耦
* 在器件引線處對電源/地去耦
* 用多級濾波來衰減多頻段電源噪聲
* 旁路模擬電路的所有電源供電和基準電壓引腳
* 旁路快速開關器件
其它降噪設計技術有：
* 把晶振安裝嵌入到板上并接地
* 用串聯終端使諧振和傳輸反射最小，負載和線之間的阻抗失配會導致信號部分反射，反射包括瞬時擾動和過沖，這會產生很大的EMI
* 安排鄰近地線緊靠信號線以便更有效地阻止出現電場
* 把去耦線驅動器和接收器適當地放置在緊靠實際的I/O接口處，這可降低到PCB其它電路的耦合，并使輻射和敏感度降低
* 對有干擾的引線進行屏蔽和絞在一起以消除PCB上的相互耦合
* 在感性負載上用箝位二極管
* 在適當的地方加屏蔽
EMC是DSP系統設計所要考慮的重要問題，應采用適當的降噪技術使DSP系統符合EMC要求
***********************************************************************
高速PCB設計指南之一：PCB基本概念
高速PCB設計指南之二：避免混合訊號系統的設計陷阱
高速PCB設計指南之三：信號隔離技術
高速PCB設計指南之四：高速數字系統的串音控制
高速PCB設計指南之六：PowerPCB在PCB設計中的應用技術
高速PCB設計指南之七：PCB互連設計中如何降低RF效應
高速PCB設計指南之八：PCB的可靠性設計
高速PCB設計指南之九：如何掌握IC封裝的特性
高速PCB設計指南之十：特性阻抗問題
高速PCB設計指南十一：如何改善可測試性
上一篇：高速PCB設計指南之四：高速數字系統的串音控制
下一篇：高速PCB設計指南之六：PowerPCB在PCB設計中的應用技術