電子產業一站式服務平臺
技術中心
首頁>技術中心>詳情
高速PCB設計指南之四：高速數字系統的串音控制
2015/03/11
Levi
0
8345
內容：在高頻電路中，串音可能是最難理解和預測的，但是，它可以被控制甚至被消除掉。
隨著切換速度的加快，現代數字系統遇到了一系列難題，例如：信號反射、延遲衰落、串音、和電磁兼容失效等等。當集成電路的切換時間下降到5納秒或4納秒或更低時，印刷電路板本身的固有特性開始顯現出來。不幸的是，這些特性是有害的，在設計過程中應該盡量設法避開。 在高頻電路中，串音可能是最難理解和預測的，但是，它可以被控制甚至被消除掉。
1、 串音由何引起？
當信號沿著印刷電路板的布線傳播時，其電磁波也沿著布線傳播，從集成電路芯片一端傳到線的另一端。在傳播過程中，由于電磁感應，電磁波引起了瞬變的電壓和電流。
電磁波包括隨時間變化的電場和磁場。在印刷電路板中，實際上，電磁場并不限制在各種布線內，有相當一部分的電磁場能量存在于布線之外。所以，如果附近有其它線路，當信號沿一根導線傳播時，其電場和磁場將會影響到其它線路。根據麥克斯韋爾方程，時變電及磁場會使鄰近導產生電壓和電流，因此，信號傳播過程中伴隨的電磁場將會使鄰近線路產生信號，這樣，就導致了串音。
在印刷電路板中，引起串音的線路通常稱為“侵入者”。受串音干擾的線路通常稱為“受害者”。在任何“受害者”中的串音信號都可被分為前向串音信號和后向串音信號，這兩種信號部分地由于電容耦合和電感耦合引起。串音信號的數學描述是非常復雜的，但是，如同湖面上的高速快艇，前向和后向串音信號的某些量化特徵還是能被人們所理解。
高速快艇對水產生兩種影響。首先，快艇在船頭激起浪花，弧形的漣漪好像隨著快艇一起前進；其次，當快艇行駛一段時間后，會在身后留下長長的水跡。
這很類似于信號通過“侵入者”時，“受害者”的反應。“受害者”中有兩種串音信號：位于侵入信號之前的前向信號，像船頭的水和漣漪；落后于侵入信號的后向信號，像船開遠后仍在湖中的水跡。
2、前向串音的電容特性
前向串音表現為兩種相互關聯的特性：容性和感性。“侵入”信號前進時，在“受害者”中產生與之同相的電壓信號，這個信號的速度與“侵入”信號相同，但又始終位于“侵入”信號之前。這意味著串音信號不會提前傳播，而是和“侵入”信號同速并耦合入更多的能量。
由于“侵入”信號的變化引起串音信號，所以前向串音脈沖不是單極性的，而是具有正負兩個極性。脈沖持續時間等于“侵入”信號的切換時間。
導線間的耦合電容決定了前向串音脈沖的幅值，而耦合電容是由許多因素決定的，例如印刷電路板的材料，幾何尺寸，線路交叉位置等等。幅值和平行線路間的距離成比例：距離越長，串音脈沖就越大。然而，串音脈沖幅值有一個上限，因為“侵入”信號漸漸地失去了能量，而“受害者”又反過來耦合回“侵入者”。 前向串音的電感特性
當“侵入”信號傳播時，它的時變磁場同樣會產生串音：具有電感特性的前向串音。但是感性串音和容性串音明顯不同：前向感性串音的極性和前向容性串音的極性相反。這因為在前進方向，串音的容性部分和感性部分在競爭，在相互抵消。實際上，當前向容性和感性串音相等時，就不存在前向串音。
在許多設備中，前向串音相當小，而后向串音成了主要問題，尤其對于長條形電路板，因為電容耦合增強了。但是，在沒有仿真的前提下，實際無法知道感性和容性串音抵消到何種程度。
如果你測到了前向串音，你就可以根據其極性判別你的走線是容性耦合還是感性耦合。如果串音極性和“侵入”信號相同，容性耦合占主要地位，反之，感性耦合占主要地位。在印刷電路板中，通常是感性耦合更強些。
后向串音發生的物理理和前向串音相同：“侵入”信號的時變電場和磁場引起“受害者”中的感性和容性信號。但是這兩者之間也有所不同。
最大的不同是后向串音信號的持續時間。因為前向串音和“侵入”信號的傳播方向及速度相同，所以前向串音的持續時間和“侵入”信號等長。但是，后向串音和“侵入”信號反方向傳播，它滯后于“侵入”信號，并引起一長串脈沖。
與前向串音不同，后向串音脈沖的幅值與線路長度無關，其脈沖持續期是“侵入”信號延遲時間的兩倍。為什麼呢？假設你從信號出發點觀察后向串音，當“侵入”信號遠離出發點時，它仍在產生后向脈沖，直到另一個延遲信號出現。這樣，后向串音脈沖的整個持續時間就是“侵入”信號延遲時間的兩倍。
3、后向串音的反射
你可能不關心驅動芯片和接收芯片的串音干擾。然而，你為什麼要關心后向脈沖呢？因為驅動芯片一般是低阻輸出，它反射的串音信號多于吸收的串音信號。當后向串音信號到達“受害者”的驅動芯片時，它會反射到接收芯片。因為驅動芯片的輸出電阻一般低于導線本身，常常引起串音信號的反射。
與前向串音信號具有感性和容性兩種特性不同，后向串音信號只有一個極性，所以后向串音信號就不能自我抵消。后向串音信號及其反射之后的串音信號的極性和“侵入”信號相同，其幅值是兩部分之和。
切記，當你在“受害者”的接收端測到后向串音脈沖時，這個串音信號已經經過了“受害者”驅動芯片的反射。你可以觀察到后向串音信號的極性和“侵入”信號相反。
在數字設計時，你常常關心一些量化指標，例如：不管串音是如何產生，何時產生，前向還是后向的，它的最大噪聲容限為150mV。那麼，存在簡單的能夠精確衡量噪聲的方法嗎？簡單的回答是“沒有”，因為電磁場效應太復雜了，涉及到一系列方程，電路板的拓撲結構，芯片的模擬特性等等。
4、 線路長度
很多設計者認為縮短線路長度是降低串音的關鍵。事實上，幾乎所有電路設計軟件都提供了最大并行線路的長度控制功能。不幸的是，僅改變幾何數值，是很難降低串音的。
因為前向串音受耦合長度影響，所以當你縮短沒有耦合關系的線路長度時，串音幾乎沒有減少。再者，如果耦合長度超過驅動芯片下降或上升時延，耦合長度和前向串音的線性關系會到達一個飽和值，這時，縮短已經很長的耦合線路對減少串音影響甚小。
一個合理的方法是擴大耦合線路間的距離。幾乎在所有情況下，分離耦合線路能夠大大降低串音干擾。實踐證明，后向串音幅值大致和耦合線路間的距離的平方成反比，即：如果你將這個距離增加一倍，串音降低四分之叁。當后向串音占主要地位時，這個效果更加明顯。
5、 串音消除
從實踐觀點出發，最重要的問題是如何去除串音。當串音會影響電路特性時，你該怎麼辦？
你可以采取以下兩種策略。一種方法是改變一個或多個影響耦合的幾何參量，例如：線路長度、線路之間的距離、電路板的分層位置。另一種方法是利用終端，將單線改成多路耦合線。合理的設計，多線終端能夠取消大部分串音。
6、隔離難度
要增大耦合線路間的距離并不是很容易的。如果你的布線非常密，你必須花很多精力才能降低布線密度。如果你擔心串音干擾，你可以增加一或二個隔離層。如果你必須擴大線路或網絡間的距離，那麼你最好擁有一個便于操作的軟件。線路寬度和厚度同樣影響串音干擾，但是其影響遠小于線路的距離因素。所以，一般很少調整這兩個參量。
因為電路板的絕緣材料存在介電常數，也會產生線路間的耦合電容，所以降低介電常數也可減少串音干擾。這個效果并不很明顯，特別是微帶電路 部分介電質已經是空氣了。更重要的是，改變介電常數并不那麼容易，特別是在昂貴的設備中。一個變通的辦法是采用較貴的材料，而不是FR-4。
介電質厚度，很大長度上影響了串音干擾。一般的，使布線層靠近電源層（Vcc或地），能夠降低串音干擾。改善效果的精確數值需要通過仿真來確定。
7、分層因素
一些印刷電路板設計者仍然不注意分層方法，這在高速電路設計中是個重大失誤。分層不但影響傳輸線的性能，例如：阻抗、延遲和耦合，而且電路工作易于失常，甚至改變。例如，通過減少5mil的介電質厚度來降低串音干擾，這是不可以的，雖然在成本和工藝上都能做到。
另外一個容易忽略的因素是層的選擇。很多時候，前向串音是微帶電路中的主要串音干擾。但是，如果設計合理，布線層位于兩個電源層之間，這樣就很好地平衡了容性耦合和感性耦合，具有較低幅值的后向串音便成為主要因素。所以，仿真時你必須注意，是哪種串音干擾占主要地位。
布線和芯片的位置關系對串音也有影響。因為后向串音到達接收芯片后反射到驅動芯片，所以驅動芯片的位置和性能是非常重要的。因為拓撲結構的復雜性，反射及其它因素，所以很難解釋串音主要受誰影響。如果有多種拓撲結構供選擇，最好通過仿真來確定哪種結構對串音影響最小。
一個可能減少串音的非幾何因素是驅動芯片本身的技術指標。一般原則是，選擇切換時間長的驅動芯片，以減少串音干擾（解決很多其它由于高速引起的問題也如此）。即使串音不嚴格地和切換時間成正比，降低切換時間仍然會產生重大影響。許多時候，你對驅動芯片技術無法選擇，你只能改變幾何參量來達到目的。 通過終端降低串音
眾所周知，一根獨立、無耦合傳輸線的終端連接匹配阻抗，它就不會產生反射。現在考慮一系列耦合的傳輸線，例如，叁根互相有串音的傳輸線，或一對耦合傳輸線。如果利用電路分析軟件，可以導出一對矩陣，分別表示傳輸線本身和相互間的電容和電感。例如，叁根傳輸線可能有下列的C和L矩陣：
在這些矩陣中，對角線元素是傳輸線自身值，非對角線元素是傳輸線相互間的值。（注意它們是用每單位長度的pF和nH來表示的）。可以用精良的電磁場測試儀來確定這些值。
可以看出，每一組傳輸線也有一個特徵阻抗矩陣。在這個Z0矩陣中，對角線元素表示傳輸線對地線的阻抗值，非對角線元素是傳輸線耦合值。
對于一組傳輸線，與單根傳輸線類似，如果終端是與Z0匹配的阻抗陣，它的矩陣幾乎是相同的。所需的阻抗不必是Z0中的值，只要組成的阻抗網絡與Z0匹配就行。阻抗陣中不僅包括傳輸線對地的阻抗，而且包括傳輸線之間的阻抗。
這樣的一個阻抗陣具有良好的性質。首先它可以阻止非耦合線中串音的反射。更重要的是，它可以消除已經形成的串音。
8、致命武器
可惜的是，這樣一個終端是昂貴的，而且是不可能理想實現的，因為一些傳輸線之間的耦合阻抗太小了，會導致大電流流入驅動芯片。傳輸線和地之間的阻抗也不能太大以致于不能驅動芯片。如果存在這些問題，而你還打算利用這類終端，加幾個交流耦合電容試試看。
盡管實現中存在一些困難，阻抗陣列終端仍是對付信號反射和串音的致命武器，特別對于惡劣情況。在其它環境下，它可能起作用，也可能不起作用，但仍不失為一種值得推薦的方法。
****************************************************************************
高速PCB設計指南之一：PCB基本概念
高速PCB設計指南之二：避免混合訊號系統的設計陷阱
高速PCB設計指南之三：信號隔離技術
高速PCB設計指南之五：DSP系統的降噪技術
高速PCB設計指南之六：PowerPCB在PCB設計中的應用技術
高速PCB設計指南之七：PCB互連設計中如何降低RF效應
高速PCB設計指南之八：PCB的可靠性設計
高速PCB設計指南之九：如何掌握IC封裝的特性
高速PCB設計指南之十：特性阻抗問題
高速PCB設計指南十一：如何改善可測試性
上一篇：高速PCB設計指南之三：信號隔離技術
下一篇：高速PCB設計指南之五：DSP系統的降噪技術