電子產業一站式服務平臺
技術中心
首頁>技術中心>詳情
利用IBIS模型研究信號完整性問題
2014/09/12
Greta
0
6258
本文是關于在印刷電路板 (PCB) 開發階段使用數字輸入/輸出緩沖信息規范 (IBIS) 模擬模型的文章。本文將介紹如何使用一個 IBIS 模型來提取一些重要的變量，用于信號完整性計算和確定 PCB 設計解決方案。請注意，該提取值是 IBIS 模型不可或缺的組成部分。
圖 1 錯配端接阻抗 PCB 裝置
信號完整性問題
當觀察傳輸線兩端的數字信號時，設計人員會吃驚于將信號驅動至某條 PCB 線跡時出現的結果。通過相對較長的距離，相比瞬時變化信號，電信號更像行波。描述電路板上電波行為的較好模擬是池中波 (wave in a pool)。紋波穿過池順利傳播，因為體積相同的兩組水具有相同的“阻抗”。然而，池壁的阻抗差異明顯，并以相反方向反射波。注入 PCB 線跡的電信號也出現相同的現象，其在阻抗錯配時以類似方式反射。圖 1 顯示了錯配端接阻抗的一個 PCB 裝置。微控制器即 TI MSP430? 向 TI ADS8326 ADC發送一個時鐘信號，其將轉換數據發送回 MSP430。圖 2 顯示了該裝置中阻抗錯配所形成的反射。這些反射在傳輸線跡上引起信號完整性問題。讓一端或者兩端的 PCB 線跡電阻抗相匹配可極大地減少反射。
圖 2 圖 1 中錯配端接阻抗促發反射
要解決系統電阻抗匹配問題，設計人員需要理解集成電路 (IC) 的阻抗特性，以及起到傳輸線跡作用的 PCB 線跡的阻抗特性。知道這些特性，讓設計人員能夠將各連接單元建模為分布式傳輸線跡。
傳輸線跡為各種電路服務，從單端和差分端器件到開漏輸出器件。本文主要介紹單端傳輸線跡，其驅動器有一個推拉輸出電路設計。圖 3 顯示了用于設計該舉例傳輸線跡的各組成部分。
圖 3 實例單端傳輸線電路
另外，還需要如下 IC 引腳規范：
發送器輸出電阻 ZT (Ω)
發送器上升時間tRise和下降時間tFall（秒）
接收機輸入電阻ZR (Ω)
接收機引腳電容值CR_Pin (F)
這些規范一般沒有在 IC 制造廠商的產品說明書中。正如這篇文章將要講到的那樣，所有這些值均可以在設計 PCB 和使用模型模擬 PCB 傳輸線跡的過程中，通過 IC 的 IBIS 模型獲得。
利用下列參數定義傳輸線跡：
特性阻抗Z0 (Ω)
傳播延遲 D（ps/英寸）
線跡傳播延遲tD (ps)
線跡長度 LENGTH（英寸）
根據具體的 PCB 設計，該變量清單可能會更長。例如，PCB 設計可以有一個帶多個傳輸/接收機點的底板。3所有傳輸線跡值均取決于特定的 PCB。一般而言，FR-4 板的 Z0 范圍為 50 到 75Ω，而 D 的范圍為 140 到 180 ps/英寸。Z0 和 D 的實際值取決于實際傳輸線跡的材料和物理尺寸。4特定板的線跡傳播延遲可以計算為：
tD=D × LENGTH。(1)
就 FR-4 板而言，線狀線的合理傳播延遲（請參見圖 4）為 178 ps/英寸，并且特性阻抗為 50Ω。通過測量線跡的導線電感和電容，并將這些值插入到下列方程式中，我們可以在板上驗證這一結果：
或者
及
CTR 為法拉/英寸為單位的線跡導線電容；LTR 為享/英寸為單位的線跡導線電感；85 ps/英寸為空氣介電常數；而 er 為材料介電常數。例如，如果微波傳輸帶-板導線電容為 2.6 pF/英寸，則導線電感為 6.4 nH/英寸，而 D=129 ps/英寸，Z0=49.4Ω。
圖 4 微帶板與帶狀線板橫截面
集總式電路與分布式電路對比
傳輸線一經定義，下一個步驟便是確定電路布局代表集總式系統還是分布式系統。一般而言，集總式系統體積較小，而分布式電路則要求更多的板空間。小型電路具備有效的長度 (LENGTH)，其在信號方面比最快速電氣特性要小。要成為合格的集總式系統，PCB 上的電路必須要滿足如下要求：
（5）其中，tRise 為以秒為單位的上升時間。
在 PCB 上實施一個集總式電路以后，端接策略便不是問題了。根本上而言，我們假設傳送至傳輸導線中的驅動器信號瞬間到達接收機。
IBIS 模型的數據組織結構
根據 IC 的電源電壓范圍，一個 IBIS 模型包括三、六或者九個角的數據。決定這些角的變量為硅工藝1、電源電壓和結溫。某個器件模型的具體工藝/電壓/溫度 (PVT) SPICE角對創建精確的 IBIS 模型至關重要。額定值不同，硅工藝也各異，創建的模型也有弱有強。設計人員根據組件的電源要求定義電壓設置，并讓其在額定值、最小值和最大值之間變化。最后，根據組件的指定溫度范圍、額定功耗和封裝的結點到環境熱阻，即 θJA，來確定組件硅結點的溫度設置。
表1列舉了一個例子，其為三 PVT 變量及其與 TI 24 位生物電勢測量 ADC ADS129x 系列的 CMOS 工藝關系。這些變量用于實施六次SPICE模擬。第一次和第四次模擬均使用額定工藝模型、額定電源電壓和室溫條件下的結點溫度。第二次和第五次模擬均使用弱工藝模型，低電源電壓和高結溫。第三次和第六次模擬使用強工藝模型、更高的電源電壓和更低的結溫。PVT值之間的關系映射CMOS工藝的最佳角。
表 1 ADS1296 IBIS 模型的 PVT 模擬角
角數
硅工藝
電源電壓（V）
溫度（°C）
1
額定
1.8
27
2
弱
1.65
85
3
強
2.0
-40
4
額定
3.3
27
5
弱
3.0
85
6
強
3.6
-40
*TI ISIS 模型標準為額定=典型、弱=最小值、強=最大值。
查找和/或計算發送器規范
信號完整性評估的規定發送器規范包括輸出阻抗 (ZT) 和升降時間（分別為tRise和 tFall）。圖 5 顯示了列舉自 IBIS 模型文件的 TI ADS1296 封裝ads129x.ibs。5用于產生阻抗的值顯示在“[Pin]”關鍵字下面，其也位于緩沖模型（未顯示）中。升降時間位于 IBIS 模型數據列表的瞬態部分。
圖 5 ADS1296的IBIS 模型封裝列表，包括 L_pin 和 C_pin 值
輸入和輸出引腳的阻抗
任何信號的引腳阻抗均由加至模型阻抗的封裝電感和電容組成。圖 5 中，關鍵字“[Component]”、“[Manufacturer]”和“[Package]”描述了一個具體的封裝，即64引腳PBGA（ZXG）。具體引腳的封裝電感和電容可在“[Pin]”關鍵字下面找到。例如，在引腳 5E 處，信號 GPIO4，可找到 L_pin 和 C_pin 值。該信號和封裝的 L_pin（引腳電感）和 C_pin（引腳電容）值為 1.4891 nH 和 0.28001 pF。
第二個重要的電容值為硅電容，即C_comp。C_comp值可在 ads129x.ibs 文件的模型 DIO_33 列表中的“[Model]”關鍵字下面找到（參見圖 6）。該模型中的C_comp 為 DIO 緩沖器的電容，其電源引腳電壓為 3.3V?！皘”符號表示注釋；因此，該列表的有效C_comp值為3.0727220e-12 F（典型值）、2.3187130e-12 F（最小值）和 3.8529520e-12 F（最大值），PCB 設計人員可從中選取。在 PCB傳輸線設計階段，3.072722 pF 典型值為正確的選擇。
圖 6 ads129x.ibs 文件 C_comp 值模型 DIO_33 列表
圖 7 端接-校正策略
輸入和輸出阻抗對信號傳輸至關重要。下列方程式定義了 IBIS 模型引腳的特性阻抗：
輸出升降時間
在整個行業中，升降時間規范的慣例是使用輸出信號在 10% 和 90% 軌至軌信號之間擺動所需的時間，其一般為 0 到 DVDD?！癐BIS 開放式論壇”的升時間定義相同，其獲得采用是由于 CMOS 開關波形尾部較長。
IBIS 模型內的輸出、I/O 和三態模型，有一些位于“[Ramp]”關鍵字下面的規范，該關鍵字針對 R_load (test load)、dV/dt_r (rise time) 和 dV/dt_f (fall time)。升降時間數據范圍為電壓-輸出信號的 20% 到 80%。如果典型 dV/dt_r 值的分母乘以 0.8/0.6，則升時間值將在 20%-80% 擺動到 10%-90%擺 動之間變化。請注意，該數據代表一個電阻性負載 （R_load） 的緩沖器。ads129x.ibs 文件中，DIO_33 數據假設為一個 50-Ω 負載，因此該數據未達到 DVDD。該計算產生的數值，為各種傳輸線計算提供了正確的 tRise 值，例如 fKnee、f3dB 和升沿長度。
利用 IBIS 設計傳輸線
本文以討論一個錯配端接阻抗的 PCB 作為開始。之后，我們通過 IBIS 模型，了解和查找這種傳輸問題的一些關鍵組成元素。就此而言，這種問題應該有解決的方案。圖 7 顯示了端接校正策略，而圖 8 則顯示了校正之后的波形。
圖 8 端接校正的穩定信號
若想設計 PCB 傳輸線，第一個步驟便是從產品說明書收集資料。第二個步驟是檢查 IBIS 模型，找到無法從說明書中獲取的一些參數—輸入/輸出阻抗、升時間和輸入/輸出電容。在進入到硬件階段，需利用 IBIS 模型找到一些關鍵的產品規范，并對最終設計進行仿真。
下一篇：利用IBIS模型研究信號完整性問題