香蕉视频91_欧美αv_无人区国产成人久久三区_国产精品一级在线观看_亚洲成人精品久久_欧美激情精品久久久久久变态

摘要：深入研究高速數字電路設計中的信號完整性問題；分析電路中破壞信號完整性的原因；結合一個實際的ＤＳＰ數據采集系統、闡述實現信號完整性的具體方案。

關鍵詞：信號完整性　ADSP21161　數據采集　噪聲控制

引言

當前，日漸精細的半導體工藝使得晶體管尺寸越來越小，因而器件的信號跳變也就越來越快，高速數字系統的快斜率瞬變和極高的工作頻率，以及很大的電路密集度，導致高速數字電路系統設計領域的信號完整性問題以及電磁兼容性問題日趨嚴重。破壞了信號完整性將直接導致信號失真、定時錯誤，以及產生不正確數據、地址和控制信號，從而千萬系統誤工作甚至導致系統崩潰。因此，信號完整性問題已經越來越引起高速數字電路設計人員的關注。

１　信號完整性問題產生的機理

信號完整性的問題主要包括傳輸線效應，如反射、時延、振鈴、信號的過程與下沖以及信號之間的串擾等，涉及傳輸線上的信號質量及信號定時的準確性。

良好的信號質量是確保穩定時序的關鍵。由于反射和串擾造成的信號質量問題都很可能帶來時序的偏移和紊亂。例如，串擾會影響信號的傳播延遲，導致在時鐘的上升沿或下降沿處采不到準確的邏輯；反射會造成數據信號在邏輯門限附近波動，從而影響信號上升沿或下降沿變化；時鐘走線的干擾會造成一定的時鐘偏移。

        信號完整性分析與設計是最重要的高速ＰＣＢ板級和系統級分析與設計手段，在硬件電路設計中扮演著越來越重要的作用。一個數字系統能否正確工作，其關鍵在于信號定時是否準確。信號定時和信號在傳輸線上的傳輸延遲與信號波形的損壞程度密切相關。信號傳輸延遲和波形破損的原因復雜多樣，但主要是以下三種原因破壞了信號的完整性。

①電源、地址噪聲。它主要是源自于電源路徑以及ＩＣ封裝所造成的分布電感的存在。當系統的速度愈快，同時轉換邏輯狀態的Ｉ／Ｏ引腳個數愈多時，會產生較大的瞬態電流，導致電源線上和地線睥電壓波動和變化，這就是平進所說的接地反彈。接地反彈是數字系統的幾個主要噪聲來源之一。接地反彈的噪聲常見的現象是，會造成系統的邏輯運作產生誤動作，尤其近年來日益風行的3.3V邏輯家族。

②串擾。信號在沿著傳輸線傳輸時，是以電磁波的形式傳輸的。電磁波包含時變的電場和磁場。因為電磁場的能量主要是在傳輸線的外部，根據麥克斯韋方程知道，時變場會在周圍的傳輸線產生電壓和電流。那么對受到干擾的傳輸線而言，這個電壓和電流就是由串擾造成的。串擾主要源自兩相鄰導體之間所形成的互感與互容。串擾會隨著印刷電路板的繞線布局密度增加而越顯嚴重，尤其是長距離總線的布局，更容易發生串擾的現象。這種現象是經由互容互感將能量由一個傳輸線耦合到相鄰傳輸線上的。

③反射。反射現象的原因是：信號傳輸線的兩端沒有適當的阻抗匹配，印刷電路板上的分支布局產生特性阻抗的斷點，過孔的尺寸以及其它互連所造成的阻抗不連續。所謂特性阻抗是定義為，“當導線上流經有高頻信號時，所呈現的電壓／電流比值”。那么對于確定的傳輸線而言，其特性阻抗為一個常數。信號的反射現象就是因為信號的驅動端和傳輸線的特性阻抗以及接收端的阻抗不一致所造成的。

２　保證信號完整性的方法

２．１　抑制接地反彈

通過以上分析可知，電源路么以及ＩＰ封裝所造成的分布電感是決定接地反彈的關鍵之一。要抑制接地反彈的影響，首先是減少ＩＣ封裝的分布電感。在考慮ＩＣ引腳的配置圖時，就應該將時鐘脈沖信號或數據／地址總線的引腳位置擺放在較靠近芯片的地方。其次，是采用分布電感量較小的ＩＣ封裝技術。表１列舉了幾種常見的ＩＣ封裝技術的分布電感量，可以看出表面貼片的封裝技術通常會比ＤＩＰ封裝技術少３０％的接地反彈；然后是降低印刷電路板端的分布電感量。由于電感與導體的長度成正比，與寬度成反比，所以在高速數字系統里大都采用多層板。其中會在里層擺放一個或一個以上的接地層，接地層面積相當寬廣，目的旨在減少其地端回路的電感量。另外，電路設計時應盡可能避免讓某個邏輯門驅動太多的負載。因為在數字電路若有多個并聯的邏輯裝置。總輸入電容是將每個邏輯裝置的輸入電容直接相加。

表1 幾種IC封裝技術的分布電感與電容

２．２　解決串擾問題

信號之間由于電磁場的相互耦合而產生的不期望的噪聲電壓信號稱為信號串擾。“串擾”主要是源自兩相領導體之間的所形成的互感和互容。串擾超出一定的值將可能引發電路誤動作，從而導致系統無法正常工作。下面分別探討互容、互感與串擾的關系，以及如何解決串擾問題。

（１）電容耦合

串擾＝(ＺbCm)/tr

式中，Ｚb為受擾線的特性阻抗；Ｃm為互容；tr為輸入到干擾線的入射電壓之上升時間。

要改善互容產生的串擾，可以從兩個方面著手。一是減少互容Ｃm,做法是在兩相鄰的傳輸線中間加進屏蔽措施。通常，在兩個銅箔通路中加裝一個接地屏蔽通路，用以改善互容的干擾。二是在時序規定允許的情況下，增加轉態較頻繁的信號之上升時間。

改善互感所產生的串擾，惟有減少流經互感的電流所形成的回路面積才是較為簡易可行的辦法。可以借助降低導線與接地平面之間的距離，減小并行信號長度，縮短信號層與平面層的間距，增大信號線間距等措施，來減少兩導線的互感量。

２．３　改善反射

反射是產生干擾的幾個重要來源之一。為改善因線路的阻抗不匹配而造成反射的現象，可以選擇采用“布線拓撲”和“終端技巧”的辦法。

利用適當的布線拓撲法來改善反射現象，通常不需要增添額外的電子組件（例如，終端電阻或者鉗位二極管）。常見的布線拓撲法有４種，分別是樹狀法、菊鏈法、星狀法和回路法。其中樹狀法是最差的布線法，它所造成的反射量最大，額外的負載效應和振鈴現象都需要加費心來處理；就“反射”的觀點，菊鏈法是較佳的布線法。菊鏈法相當適合于地址或者數據總線以及并聯終端的布線，基本上是沒有分支旁路的。星狀法適合串聯終端的布線，但條件是輸出緩沖器（驅動器）必須是低輸出阻抗以及具有較高的驅動能量。回路法基本上與菊鏈法類似，但是回路法會耗費較多的回路面積，對于共模噪聲的免疫能力較差。

除了布線拓撲法，為克服反射現象的干擾，“終端技巧”是最有效的方法。傳輸線的特性阻抗一般是定值。對于ＣＭＯＳ電路而方，信號的驅動端的輸出阻抗比較小，為幾十Ω，而接收端的輸入阻抗比較大。可以在信號最后的接收端匹配一個電阻（在接收端并聯一個電阻），這樣匹配和接收端并聯的結果就可以和傳輸線的特性阻抗相匹配了，信號的性能得到了比較好的改善。終端技巧的目的旨在提供一個完全阻抗匹配的傳輸線環境以及保持電位的穩定。

３　高速ＤＳＰ系統的信號完整性分析

下面結合一個實際的ＤＳＰ高速圖像數據采集系統，闡述一下信號完整性問題的產生以及具體的解決方案。

整個ＤＳＰ數據采集系統由三部分構成：模擬前端ＣＣＤ數據采集板、ＣＣＤ控制板和數據處理主控制ＤＳＰ板。處理后的數據通過ＵＳＢ2.0接口傳入上行ＰＣ機。

模擬前端ＣＣＤ數據采集板由ＣＣＤ掃描器件、模數轉換器件Ａ／Ｄ構成。光源照射到稱之為ＣＣＤ（ＣhargeCoupled Device，電荷耦合器件）的光敏元件上實現光電轉換。由于要掃描的膠片上不透明的區域透射的光較少，透明的區域透射的光較多，而ＣＣＤ器件可以檢測圖像上不同區域透射的不同強度的光。ＣＣＤ掃描器件將膠片掃描，并將ＲＧＢ三色信號分別變成三路模擬信號送到Ａ／Ｄ進行采樣，轉換成ＲＧＢ數字信號，供后續處理板處理。

模數轉換器件Ａ／Ｄ的采樣精度、對采樣信號的抗噪聲處理，都影響到采集信號的完整性，直接影響后續處理板的處理效果。我們采用的Ａ／Ｄ是１６位１５Ｍsps的Ａ／Ｄ轉換器，主要對ＣＣＤ采集的三色電平信號采樣成數字信號。有三個輸入通道，分別對應ＣＣＤ器件的Ｒ、Ｇ、Ｂ信號輸出。每個通道都由輸入ＣＬＡＭＰ、雙校正采樣器ＣＤＳ、偏移ＤＡＣ和可編程的增益放大器ＰＧＡ構成。這樣就復合成了一個高效的１６位Ａ／Ｄ轉換器，在精度上可以滿足要求。同時，為了減少ＣＣＤ在采樣模擬信號時把外界的噪聲耦合到系統，在電路設計上采用光電耦合器件對ＲＧＢ三路信號進行隔離。

ＣＣＤ控制板以ＣＰＬＤ為核心。ＣＰＬＤ接收ＤＳＰ的控制信號，產生相應的控制總線和數據總線，控制ＣＣＤ采集板同ＤＳＰ板進行握手方式傳輸數據。這部分采用異步方式工作，速率可以通過可編程的等待周期和器件的應答信號來實現，容易達到信號的完整性要求。

數據處理主控制ＤＳＰ板，是整個數據采集系統的核心，負責對數字信號作校正處理，并通過ＵＳＢ2.0接口將圖像數據上傳給計算機。系統由ＡＤＳＰ２１１６１、ＣＰＬＤ　ＥＰＭ７１２８ＡＥ、１６位的ＳＤＲＡＭ、Ｆlash芯片ＡＭ２９Ｆ０４０、ＵＳＢ接口控制器ＣＹ７Ｃ６８０１３構成，如圖３所示。由于系統工作在很高的時鐘頻率上，所以這部分的信號完整性問題就顯得十分重要了。

主控制ＤＳＰ板中不僅有高速部分，也有異步的低速部分，所以要對系統進行侵害。分割的目的是要重點保護高速部分。ＤＳＰ與ＵＳＢ２.０控制芯片、ＳＤＲＡＭ接口是同步高速接口，對它的處理是保證信號完整性的關鍵；與Ｆlash、ＣＰＬＤ接口采用異步接口，速率可以通過可編程的等待周期和硬件應答信號來實現，容易達到信號的完整性要求。

高速設計部分要求信號線盡量短，盡量靠近ＤＳＰ器件。但是，如果將ＤＳＰ的信號線直接接到所有的外設上，一方面ＤＳＰ的驅動能力可能達不到要求，另一方面由于信號布線長度的急劇增加，必然會帶來嚴重的信號完整性問題。所以，在該系統中具體的處理辦法是，將高速器件與異步低速器件進行隔離。在這里采用７４ＬＳ２４５實現數據隔離，利用準確的選擇邏輯將不同類型數據分開。用７４ＬＳ２４４構成地址隔離，同時還增加了ＤＳＰ的地址驅動能力。這種解決方案可以縮短高速信號線的傳輸距離，以達到信號完整性的要求。

        另外，解決好系統內信號的阻抗匹配，防止信號的反射、串擾噪聲等問題，這時ＤＳＰ系統正常工作的基本條件之一。ＤＳＰ電路傳輸阻抗應與芯片Ｉ／Ｏ腳的輸出阻抗匹配。不匹配會引起信號反射，結果可能造成邏輯混亂。傳輸線越長，影響越大。通常采樣串接電阻來改善傳輸線的阻抗匹配，信號引線長度應盡量小于１５cm。對于長度超過１５cm的引線，在驅動端（源端）和目的端應串接３３Ω的匹配電路，避免由于信號反射引起干擾。在工程實踐中，我們還采用在接收端接一個上拉電阻，以改善系統的驅動能力。這是考慮到芯片的高電平驅動能力較差，通過外接電壓加以補償。

最后，解決ＤＳＰ系統的電源配置和電源裝置的傳導干擾。我們采用的ＡＤＳＰ２１１６１是ＡＤＳＤＰ　ＳＨＡＲＣ系列ＤＳＰ處理器，對系統供電電源的要求都比較嚴格，電源的抖動范圍不超過５％。芯片內核電壓為2.5V，芯片Ｉ／Ｏ口部分采用3.3V供電，而片外的一些常規集成電路又采用５Ｖ供電。系統采用多種電壓供電無疑增加了各種電壓之間的串擾。其中，模擬電源ＡＶＤＤ為ＤＳＰ的時鐘產生器ＰＬＬ供電，要求比較穩定的電源，紋波干擾比較小。因為，我們采用磁珠和電容相結合的高質量濾波網絡對電源ＡＶＤＤ濾波。這里的磁珠和電容對電源紋波有明顯的抑制使用。磁珠在某些高頻區域內，其阻抗急劇上升，從而在特定的頻率區域可獲得較好的衰減效果，而對ＤＳＰ的信號傳輸不會產生影響。該濾波網絡應盡量靠近芯片引腳。為了避免噪聲干擾，模擬地布線還要求盡可能粗。

結語

本文分析了高速電路設計中的信號完整性問題，提出了保證信號完整性的一些措施，并結合一個ＤＳＰ數據采集系統，具體分析了實現信號完整性的方法。該系統現已調試通過。實踐證明，以上保證信號完整性的措施是必要而且正確的。