香蕉视频91_欧美αv_无人区国产成人久久三区_国产精品一级在线观看_亚洲成人精品久久_欧美激情精品久久久久久变态

本文簡(jiǎn)要介紹了cadence原理圖的設(shè)計(jì)過(guò)程，希望能對(duì)初學(xué)者有所幫助。

一.建立一個(gè)新的工程

在進(jìn)行一個(gè)新的設(shè)計(jì)時(shí)，首先必須利用Project Manager 對(duì)該設(shè)計(jì)目錄進(jìn)行配置，使該目錄具有如下的文件結(jié)構(gòu)。

下面舉例說(shuō)明：

啟動(dòng)Project Manager

Open: 打開(kāi)一個(gè)已有Project .

New :建立一個(gè)新的Project . 點(diǎn)擊New 如下圖:

cadence 將會(huì)以你所填入的project name 如：myproject 給project file 和design library 分別命名為myproject.cpm 和myproject.lib

點(diǎn)擊 下一步

Available Library：列出所有可選擇的庫(kù)。包括cadence 自帶庫(kù)等。

Project Library：個(gè)人工程中將用到的所有庫(kù)。如myproject_lib

點(diǎn)擊 下一步

點(diǎn)擊 下一步

點(diǎn)擊Finish 完成對(duì)設(shè)計(jì)目錄的配置。

為統(tǒng)一原理圖庫(kù)，所有共享的原理圖庫(kù)統(tǒng)一放在CDMA 硬件討論園地----PCB 設(shè)計(jì)專(zhuān)欄內(nèi)。

其中： libcdma 目錄為IS95 項(xiàng)目所用的器件庫(kù)。libcdma1 目錄為IS95 項(xiàng)目之后所用的器件庫(kù)。

每臺(tái)機(jī)器上只能存放一套共享的原理圖庫(kù)，一般指定放在D：盤(pán)的根目錄下，即：D：libcdma , D：libcdma1 ...

* 注意：設(shè)計(jì)開(kāi)始時(shí)，應(yīng)該首先將機(jī)器上的庫(kù)與共享的原理圖庫(kù)同步。

下面介紹如何將共享庫(kù)加入到自己的工程庫(kù)中。

點(diǎn)擊 Edit 編輯cds.lib 文件。添入以下語(yǔ)句:

define libcdma d:libcdma

define libcdma1 d:libcdma1

則庫(kù)libcdma , libcdma1 被加入Availiable Library 項(xiàng)內(nèi)。如下圖：

點(diǎn)擊Add 依次將庫(kù)libcdma , libcdma1 加入右邊自己的工程庫(kù)中。

另：可通過(guò)右端 Up, Down 鍵排列庫(kù)的優(yōu)先級(jí)。

以上的準(zhǔn)備工作完成后，即可進(jìn)入Concept-HDL 環(huán)境進(jìn)行原理圖的繪制。

二.原理圖的設(shè)計(jì)

點(diǎn)擊Design Entry 進(jìn)入 Concept-HDL

Concept-HDL 是Cadence 的電路原理圖設(shè)計(jì)輸入環(huán)境，下圖為Concept-HDL 的目錄結(jié)構(gòu)：

在concept 中電路原理圖的設(shè)計(jì)流程如下：

下面就流程的各個(gè)部分做簡(jiǎn)單介紹。

◎1. Adding parts

使用Component---add 命令在原理圖中加元器件。

▲注意：為避免調(diào)出的元器件連線錯(cuò)位。柵格設(shè)置： 柵格為50mil 柵格顯示為100mil

首先應(yīng)放入公司的標(biāo)準(zhǔn)圖框(libcdmaFrameA1---A4,A4plus)，再在圖框內(nèi)添加所需器件。

其中介紹兩個(gè)命令：

▲ Version ---- 改變?cè)骷?hào)版本

▲ Section ---- 指定邏輯元器件在物理封裝中的位置。并顯示pin_number.

如下圖：

▲ Replace ------ 元件替換。指用一個(gè)元件替換圖中的另一個(gè)元件。

由于涉及到出料單的問(wèn)題。放置器件(尤其是分立元件)時(shí)請(qǐng)按照《CDMA 硬件部原理圖設(shè)計(jì)規(guī)范》去做。對(duì)含有PPT 信息的器件(PPT 
表包含有器件的材料代碼和封裝信息)，可以按下圖，選擇以Physical 方式從PPT 中調(diào)入器件。

◎2. Adding wires

a.使用Wire ---- Draw 命令可在連線的同時(shí)，對(duì)該線網(wǎng)加信號(hào)名。

▲ 靠近需要連線的元件管腳處，使用shift + right 鍵可以準(zhǔn)確快捷地捕捉pin 腳并連線。

b.使用Wire ---- Route 命令可自動(dòng)完成點(diǎn)到點(diǎn)連線。

◎3. Naming wires

Concept—HDL 可以通過(guò)相同信號(hào)名自動(dòng)建立兩個(gè)線網(wǎng)的連接關(guān)系。

使用Wire ---- signame 命令可標(biāo)記一根線網(wǎng)

使用Text ---- change 命令改正和重新命名信號(hào)名。

a.總線

總線的信號(hào)名格式為〈msb..lsb>,msb 指總線的最高位。Lsb 指總線的最低位。

當(dāng)為某根線網(wǎng)定義了總線格式的信號(hào)名后,該線將自動(dòng)加粗，有別于單根信號(hào)線。

▲ Bus tap:給拆分出的總線各信號(hào)線編號(hào)，以便定義每條信號(hào)線的連接關(guān)系。

b. 邏輯低

在concept—HDL 中，信號(hào)名加后綴---"*"表示邏輯低信號(hào)。

◎4.添加屬性(Property,attribute)

指給元件和信號(hào)線添加各種屬性。下面僅介紹幾個(gè)通常給元件添加的屬性。

a. LOCATION:定義邏輯元件的物理封裝編號(hào)。如d1,r5,l3…

b. JEDEC_TYPE:定義了一個(gè)邏輯元件的物理封裝。原理圖中如無(wú)此定義或pack_type定義，則采用元件的缺省封裝。

c. POWER_GROUP:定義元件的可替換電源。如：power_group=vddh=vcc3.3v

d. PNUMBER:添入Step2000 內(nèi)的材料代碼。如：PNUMBER=材料代碼值

▲ Display ---- Attachments : 顯示屬性依附關(guān)系。

▲ Text ---- Reattach : 屬性的重新連接。可通過(guò)此命令給屬性重新指定附屬實(shí)體。

◎5. 其它便捷作圖命令

▲ Group ---- 組操作。用好group 命令可以提高畫(huà)圖效率。

a. 在原理圖中框出要定義為一個(gè)組的所有元素。

b. 使用Group ---- Copy All(Copy)或Move 命令對(duì)該組進(jìn)行操作。需要注意的是Copy All 命令可將元件，連線以及連線屬性全部復(fù)制，而Copy 無(wú)法復(fù)制連線屬性。

◆如果你想跨頁(yè)拷貝，可新建一個(gè)窗口，重復(fù)a,b 兩個(gè)步驟，將要復(fù)制的組拷入新建窗口內(nèi)。

◆ 為使圖紙清晰，干凈。有時(shí)需隱藏一些屬性。如：path，可使用Goup--Create--ByExpression 并輸入path，再選擇Group—Property Display—Invisible 即可。

▲ Global Find ---- 查找命令。你可以通過(guò)某個(gè)元器件序號(hào)或某個(gè)網(wǎng)絡(luò)名在復(fù)雜的原理圖中將之迅速定位。如下圖查找D10.

或選擇Net 框，通過(guò)網(wǎng)絡(luò)名，即可快速定位該網(wǎng)絡(luò)。如下圖：

◎6. 存盤(pán)

完成原理圖的繪制后，將原理圖存盤(pán)。

三 . 用Checkplus 工具，對(duì)原理圖進(jìn)行檢查。

回到Project Manager 窗口，選擇Tools --- Checkplus.如下圖：

選擇其中不同項(xiàng)，可對(duì)原理圖進(jìn)行相應(yīng)檢查，如上圖即可檢查單節(jié)點(diǎn)等。當(dāng)發(fā)生錯(cuò)誤時(shí)，再回到Concept-HDL 環(huán)境，使用Tools---Markers 對(duì)錯(cuò)誤進(jìn)行定位并改之。

四.層次化設(shè)計(jì)：

隨著電路設(shè)計(jì)逐漸趨于模塊化以及設(shè)計(jì)復(fù)雜性的提高，層次化設(shè)計(jì)越來(lái)越多地被采用。層次化設(shè)計(jì)就是采用模塊的方法，將一個(gè)設(shè)計(jì)嵌入到另一個(gè)設(shè)計(jì)中。這樣設(shè)計(jì)出的原理圖層次清晰，而且由模塊描述的電路，更容易被復(fù)制和重新利用。

它的文件目錄結(jié)構(gòu)如下：

進(jìn)行層次化設(shè)計(jì)需注意以下事項(xiàng)：

1..sch 和.sym 文件名必須相同。如：module1.sch 和module1.sym

2..sch 圖中的I/O 信號(hào)名必須和相應(yīng)的.sym 圖中的管腳名相同。

3.I/O 信號(hào)必須具有如下端口符號(hào)：

Inport

Outport

Ioport

▲▲注意：上述三個(gè)端口符號(hào)與出入頁(yè)信號(hào)OFFPAGE 是兩種不同的符號(hào)。

4.在層次化設(shè)計(jì)中，有三種不同的信號(hào)類(lèi)型：

Local：局域信號(hào)在一個(gè)模塊設(shè)計(jì)中是唯一的。不同模塊中的相同信號(hào)名并不相連。

Global：全局信號(hào)用于不同模塊中的相同功能管腳(如：電源，地)之間的連接。通常表示為：信號(hào)名G。

Interface：I/O 信號(hào)，用于告訴其他模塊(或設(shè)計(jì))，這些信號(hào)通過(guò)端口符號(hào)連接在原理圖中。

5.為區(qū)別原理圖器件符號(hào)和模塊符號(hào)，模塊符號(hào)統(tǒng)一使用下圖所示式樣：

通過(guò)一個(gè)簡(jiǎn)單實(shí)例介紹產(chǎn)生層次化設(shè)計(jì)的兩種方法：

例如：

1. TOP-DOWN 方法

A.產(chǎn)生頂層原理圖TOP.SCH.1.1:

a. 在top.sch.1.1 原理圖中使用Block---add 添加代表模塊的符號(hào)block1,

用Block----rename 命令將其改名為module1

用Block----strecth 改變其大小,如下圖：

b. 用Block----add pin 給其添加pin

其中：

Input pin：A , EN

Output pin： B

如下圖：

c.完成該頁(yè)原理圖后，選擇File---save

B.產(chǎn)生模塊module1 的原理圖：

a.File ---- Open

點(diǎn)擊Open,進(jìn)入module1.sch.1.1 編輯環(huán)境,如下圖：

b.繪制module1 的原理圖：

▲ 注意：module1.sch 圖中的信號(hào)名必須和相應(yīng)的module1 中的管腳名相同。

c.選擇File----save

此時(shí)即通過(guò)TOP—DOWN 方法完成一個(gè)層次化設(shè)計(jì)。

當(dāng)你重新打開(kāi)頂層原理圖(即top.sch.1.1)，雙擊module1 模塊即會(huì)進(jìn)入下一層原理圖。(即:module1.sch.1.1)。

2. DOWN-TOP 方法

A.生成底層設(shè)計(jì),如上圖(MODULE1.SCH.1.1)

B.生成模塊符號(hào)。

在Concept-HDL 環(huán)境中選擇Tools---Generate View,并點(diǎn)擊Generate 即產(chǎn)生module1 的模塊符號(hào),如下：

C. 在頂層原理圖中，調(diào)入module1 模塊符號(hào)，如下圖：

D.完成頂層原理圖后，存盤(pán)。

此時(shí)即用DOWN—TOP 方法完成一個(gè)層次化設(shè)計(jì),也可通過(guò)雙擊頂層模塊進(jìn)入下層設(shè)計(jì)。

五.用Packager-XL 生成網(wǎng)表文件。

Packager-XL 的輸出文件示意圖如下：

Pstback.dat:反標(biāo)注文件。

Pxl.log:報(bào)告文件。

Pstchip.dat:原理圖中元件的物理封裝說(shuō)明。

Pstxprt.dat:邏輯元件與其物理元件之間對(duì)應(yīng)關(guān)系的文件。

Pstxnet.dat:網(wǎng)表文件。

Pxl.state:狀態(tài)文件。

Pxl.mkr:錯(cuò)誤定位文件。

在Concept-HDL 環(huán)境下，點(diǎn)擊File---Export Physical。或Project Manager 環(huán)境中按DESIGN SYNC 按鈕。并選擇Export Physical.如下圖：

若package 成功,將生成網(wǎng)表文件。否則，修改錯(cuò)誤直至打包成功。

六.Back Annotate ---- 反標(biāo)注

在packager 完成后和pcb 板完成后，一般要對(duì)電路原理圖進(jìn)行反標(biāo)注，以使pcb 與原理圖保持一致。經(jīng)過(guò)反標(biāo)后，軟件會(huì)自動(dòng)給每個(gè)元器件賦予一個(gè)序號(hào)。如$location=d1…,無(wú)需手工給元器件加序號(hào)。

七.Packager Utilities

1. Tools --- Packager Utilities --- Bill Of Material 生成料單.

2.Tools --- Packager Utilities --- Netlist Report 可查看網(wǎng)表.