搜索
PCB電路抗干擾措施在電子系統(tǒng)設(shè)計(jì)中，為了少走彎路和節(jié)省時(shí)間，應(yīng)充分考慮并滿足抗干擾性的要求，避免在設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。形成干擾的基本要素有三個(gè)...
2014/09/19
6017- 高速PCB設(shè)計(jì)中的串?dāng)_分析與控制物理分析與驗(yàn)證對(duì)于確保復(fù)雜、高速PCB板級(jí)和系統(tǒng)級(jí)設(shè)計(jì)的成功起到越來越關(guān)鍵的作用。本文將介紹在信號(hào)完整性分析中抑制和改善信號(hào)串?dāng)_的方法，以及電氣規(guī)則驅(qū)動(dòng)的高速PCB布線技術(shù)實(shí)現(xiàn)信號(hào)串?dāng)_控制的設(shè)計(jì)策略...2014/09/196934
- 高速PCB的終端端接在高速PCB數(shù)字電路系統(tǒng)中，傳輸線上阻抗不匹配會(huì)造成信號(hào)反射，并出現(xiàn)過沖、下沖和振鈴等信號(hào)畸變，而當(dāng)傳輸線的時(shí)延TD大于信號(hào)上升時(shí)間RT的20％時(shí)，反射的影響就不能忽視了，不然將帶來信號(hào)完整性問題...2014/09/196860
- 高頻PCB設(shè)計(jì)過程中的電源噪聲的分析及對(duì)策電源噪聲是直接或者間接的從電源中產(chǎn)生出來的，并且對(duì)電路進(jìn)行干擾，在抑制它對(duì)電路的影響的時(shí)候，應(yīng)該遵循一個(gè)總的原則，那就是：一方面，要盡可能阻止電源噪聲對(duì)電路的影響，另一方面，也要盡可能減小外界或者電路對(duì)電源的影響，以免惡化電源的噪聲...2014/09/196725
- 一種快速估算PCB走線電阻的方法：方塊統(tǒng)計(jì)有一種能輕而易舉地完成這一任務(wù)的方法，叫做“方塊統(tǒng)計(jì)”。采用這種方法，幾秒鐘就可精確估計(jì)出任何幾何形狀走線的電阻值(精度約為10%)。一旦掌握了這種方法，就可將需要估算的印刷電路板面積劃分為幾個(gè)方塊，統(tǒng)計(jì)所有方塊的數(shù)量后，就可估算出整個(gè)走線或平面的電阻值...2014/09/198360
