搜索
關(guān)于高速PCB設(shè)計中的EMC、EMI問題在高速PCB設(shè)計時我們使用的軟件都只不過是對設(shè)置好的EMC、EMI規(guī)則進(jìn)行檢查，而設(shè)計者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則？怎樣設(shè)置規(guī)則...
2014/09/15
8252- 高速PCB中電源完整性的設(shè)計隨著PCB設(shè)計復(fù)雜度的逐步提高，對于信號完整性的分析除了反射，串?dāng)_以及EMI之外，穩(wěn)定可靠的電源供應(yīng)也成為設(shè)計者們重點研究的方向之一...2014/09/156006
- 解決高速PCB設(shè)計信號問題的新方法通過在設(shè)計早期使用面向設(shè)計的信號分析工具，運行多種仿真，并仔細(xì)地規(guī)劃電路板拓?fù)浣Y(jié)構(gòu)，可以制定出電特性和物理特性的綜合設(shè)計約束條件，從而避免EMI等相關(guān)問題...2014/09/125557
- 高速PCB設(shè)計的信號完整性問題?隨著器件工作頻率越來越高，高速PCB設(shè)計所面臨的信號完整性等問題成爲(wèi)傳統(tǒng)設(shè)計的一個瓶頸，工程師在設(shè)計出完整的解決方案上面臨越來越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具和互連工具可以幫助設(shè)計師解決部分難題，但高速PCB設(shè)計也更需要經(jīng)驗的不斷積累及業(yè)界間的深入交流...2014/09/125942
- 高速PCB中的信號回流及跨分割IC1為信號輸出端，IC2為信號輸入端(為簡化PCB模型，假定接收端內(nèi)含下接電阻)第三層為地層。IC1和IC2的地均來自于第三層地層面。頂層右上角為一塊電源平面，接到電源正極。C1和C2分別為IC1、IC2的退耦電容。圖上所示的芯片的電源和地腳均為發(fā)、收信號端的供電電源和地2014/09/116893
