搜索
高速電路設計之阻抗控制與阻抗計算組件自身可以顯示特性阻抗，因此必須選擇PC B跡線阻抗來匹配使用中的所有邏輯系列的特性阻抗（對于 CMOS 和TTL，特性阻抗的范圍是 50 到 110 歐姆）。為了最好地將信號從源傳送到負載，跡線阻抗必須匹配發送設備的輸出阻抗和接收設備的輸入阻抗...
2014/09/26
7704- 淺談PCB的阻抗控制隨著電路設計日趨復雜和高速，如何保證各種信號（特別是高速信號）完整性，也就是保證信號質量，成為難題。此時，需要借助傳輸線理論進行分析，控制信號線的特征阻抗匹配成為關鍵，不嚴格的阻抗控制，將引發相當大的信號反射和信號失真，導致設計失敗。常見的信號，如PCI總線、PCI-E總線、USB、以太網、DDR內存、LVDS信號等，均需要進行阻抗控制....2014/09/187908
- PCB特性阻抗控制精度探討 隨著以計算機為先導的電路信號傳輸高速化的迅速發展，其中一個非常重要的問題就是：要求PCB在高速信號傳輸中保持信號穩定，不產生誤動作，這就要求所使用的PCB的特性阻抗控制精度化的提高。2014/09/189001
- PCB差分走線的阻抗控制技術(二)摘要：TDR（Time Domain Reflectometry）是PCB行業檢測產品的特征阻抗是否符合或達到預計要求的最主要的測試方法。隨著計算機和通信系統的串行總線速度顯著提高，對PCB差分走線的阻抗控制技術提出了更高的要求...2014/09/1214015
- PCB差分走線的阻抗控制技術(一)TDR（Time Domain Reflectometry）是PCB 行業檢測產品的特征阻抗是否符合或達到預計要求的最主要的測試方法。隨著計算機和通信系統的串行總線速度顯著提高，對PCB差分走線的阻抗控制技術提出了更高的要求...2014/09/128412
